【書類名】 明細書

【発明の名称】 クロック整形器とこれを用いた電子機器

【特許請求の範囲】

【請求項1】 マスタ局又は準マスタ局からの基準クロック信号に同期したクロック供給装置から供給される予備クロック信号と伝送路から受信したデータを入力し、前記受信データからタイミング抽出を行って受信クロック信号を生成する伝送装置に設けられて、網同期補償を行うクロック整形器であって、

前記受信クロック信号と前記予備クロック信号とを入力し、外部から入力された第1の選択信号によりいずれかのクロック信号を選択するとともに、前記受信クロック信号が選択されたとき前記選択された受信クロック信号の欠損を監視し、前記欠損を検出したとき前記予備クロック信号に切り換える第1クロック信号選択部と、

所定の周波数で発振する水晶発振回路と、

前記第1クロック信号選択部からのクロック信号と前記水晶発振回路からの クロック信号とを入力し、外部から入力された第2の選択信号によりいずれか のクロック信号を選択するとともに、前記予備クロック信号が選択されたとき 前記選択された予備クロック信号の欠損を監視し、前記欠損を検出したとき前 記水晶発振回路からのクロック信号に切り換える第2クロック信号選択部と、

供給される制御電圧に応じて周波数が変化し、帰還ループ用出力信号を生成 し出力する電圧制御型発振回路と、

前記電圧制御型発振回路からの前記帰還ループ用出力信号と第2クロック信号選択部から出力されたクロック信号との比較結果に基づく位相差信号を生成する位相比較部と、

前記位相差信号を平滑化し前記制御電圧として出力するループフィルタと を備えることを特徴とするクロック整形器。

【請求項2】 前記電圧制御型発振回路は、

前記制御電圧により入力信号の位相を所定量ずらした出力信号として出力する電圧制御移相回路と、

所定の共振周波数で共振するS-AW共振子と、

前記所定の共振周波数の共振信号を増幅して出力する発振用差動増幅器と、

前記発振用差動増幅器からの出力信号を入力する帰還バッファ用差動増幅器 とを備え、

少なくとも、前記電圧制御移相回路と、前記SAW共振子と、前記発振用差動増幅器及び前記帰還バッファ用差動増幅器とにより正帰還発振ループを構成し、 前記帰還バッファ用差動増幅器が備える反転出力端子及び非反転出力端子のうちいずれか一方が前記帰還ループ用出力信号を出力し、他方は、前記正帰還発振ループ用出力信号を出力する

ことを特徴とする請求項1に記載のクロック整形器。

【請求項3】 前記電圧制御型発振回路は、

前記制御電圧により入力信号の位相を所定量ずらした出力信号として出力する電圧制御移相回路と、

所定の共振周波数で共振するSAW共振子と、

前記所定の共振周波数の共振信号を増幅して出力する発振用増幅器と、 前記発振用増幅器からの出力信号を入力する帰還バッファ用増幅器と、 を備え、

少なくとも、前記電圧制御移相回路と、前記SAW共振子と、前記発振用増幅器と、前記帰還バッファ用増幅器とにより正帰還発振ループを構成し、

さらに、複数の出力用増幅器を備え、

前記発振用増幅器からの出力信号を前記複数の出力用増幅器を介して分岐し、 いずれかの出力信号を前記帰還ループ用出力信号とする

ことを特徴とする請求項1に記載のクロック整形器。

【請求項4】 前記第1クロック信号選択部は、

前記受信クロック信号と前記予備クロック信号とを入力し、前記第1の選択 信号に基づいていずれかのクロック信号を選択し出力する第1選択部と、

前記第1選択部で前記受信クロック信号が選択されているとき、前記受信クロック信号の欠損を検出し、第1の切り換え信号として前記第1選択部に出力する受信クロック信号欠損検出部とを備え、

前記第1の切り換え信号に基づいて、前記第1の選択信号に優先し前記予備 クロック信号に切り換える

ことを特徴とする請求項1に記載のクロック整形器。

【請求項5】 前記第2クロック信号選択部は、

前記第1クロック信号選択部から出力されたクロック信号と前記水晶発振回 路から出力されたクロック信号とを入力し、前記第2の選択信号に基づいてい ずれかのクロック信号を選択し出力する第2選択部と、

前記第2選択部で前記予備クロック信号が選択されているとき、前記予備クロック信号の欠損を検出し、第2の切り換え信号として前記第2選択部に出力する予備クロック信号欠損検出部とを備え、

前記第2の切り換え信号に基づいて、前記第2の選択信号に優先し前記水晶 発振回路からのクロック信号に切り換える

ことを特徴とする請求項1に記載のクロック整形器。

【請求項6】 前記位相比較部は、

第2クロック信号選択手段から選択されたクロック信号を分周する第1の分 周手段と、

前記帰還ループ用出力信号を分周する第2の分周手段と を備えることを特徴とする請求項1に記載のクロック整形器

【請求項7】 前記発振用差動増幅器及び前記帰還バッファ用差動増幅器はECLラインレシーバを用いた差動増幅回路である

ことを特徴とする請求項2に記載のクロック整形器。

【請求項8】 請求項1乃至請求項7のいずれかに記載のクロック整形器 を備えたことを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、網同期用の発振器として使用されるクロック整形器に関し、更に 詳しくは、ジッタのある受信クロック信号やマスタ局から分配されたクロック 信号と同期した予備クロック信号と自身で保有する水晶発振回路に切り換えて、 フリーラン時においても一定期間同期を確保することのできるクロック整形器 に関する。

[0002]

【従来の技術】

ネットワークにおけるクロック信号の役割は、ネットワーク内に共通の周波数を分配し、ネットワークの同期化を図ることにある。周波数を分配する範囲は、ネットワークの基本構成に依存し、長距離通信システムの場合は網同期型のネットワークを構成する。網同期型のネットワークでは、1つのマスタ局又は準マスタ局から基準周波数のクロック信号(以下、基準クロック信号と呼ぶ)を分配し、この基準クロック信号をネットワーク内のすべてのノードで再生し、ノード内のすべてに分配する。この方式では、すべてのネットワーク内の回路が同じ周波数精度を持つクロックで動作し、データの多重・分離、メモリを使用する情報の挿入・抽出などの送受信処理は、非常に容易に行うことができる。

[00003]

図7は、デジタルネットワークにおける網同期の1つである従属同期の場合のその概要を示す構成図である。マスタ局Mから同期用の、周波数がf0の基準クロック信号がスレーブ局であるA局とB局に分配される。通常は、図7に示すように、スレーブ局に設置された伝送装置内のタイミング抽出部A,Bで伝送路からの受信データによりタイミング抽出した受信クロック信号に基づいて、送信部A,B及び受信部A,Bにおいて送信・受信処理が行われる。

[0004]

今、例えば、スレーブ局Aからスレーブ局Bへの下り回線の中継器1で回線障害が発生しデータが正しく送信できなくなると、スレーブ局Bでは受信データが正常に受信できなくなり、スレーブ局Bに設置された伝送装置B内のタイミング抽出部Bで受信クロック信号が再生できない。そうすると、スレーブ局Bでは同期外れが発生し、マスタ局Mから分配された基準クロック信号と同期したクロック供給装置Bの予備クロゾク信号f0に切り換えられる。この予備クロック信号f0に基づいて、伝送装置Bにおいて送受信処理が行われ、伝送路上の中継器1での障害が復旧するまで継続する。そして、障害が普及し、中継器1からの受信データから抽出した受信クロック信号が正常であることが検出されると予備クロック信号から受信クロック信号に切り換えられる。

[0005]

図8は、従属同期した通信システムを構成する伝送装置等に使用される従来のクロック整形器の構成を示すブロック図である。このクロック整形器は、一般にジッタ低減回路とも呼ばれ、電圧制御型発振回路VCO等を有するPLL回路を利用した構成を採用している。このクロック整形器において、位相ノイズ及びジッタ特性を改善するために、図8に示すように、電圧制御型発振器VCOに代えて、電圧制御型水晶発振器VCXO(Voltage Controlled Crystal Oscillator)やSAW(Surface Accoustic Wave)共振子を用いた電圧制御型SAW発振器VCSOを使用したものがある。

[0006]

図8に示すクロック整形器の入力端子FINには、受信クロック信号と予備クロック信号とを切り換える図示しない選択部で選拓されたいずれかのクロック信号(正常のときは受信クロック信号)が入力される。位相比較部11において、この入力されたクロック信号と電圧制御型SAW発振器(VCSO)13aからのクロック信号との位相比較を行う。この位相差信号がループフィルタ12に出力され、電圧制御型SAW発振器(VCSO)13aにおける周波数制御のための制御電圧Vcとして、使用される。このとき、位相比較部11で入力されたクロック信号に数クロックの欠落が検出されると、その情報がアラーム信号として出力端子ALMから外部に出力され、クロック整形器に入力されるクロック信号を切り換える要因の1つとなっている。

[0007]

近年の電子機器に代表される通信機器においては、その通信速度がGHz帯に移行し非常に高速化されている。このため、通信機器に使用される発振器やクロック整形器には、①高周波帯域で周波数安定度が高いこと、②通信機器の実用温度範囲において温度補償されていること、さらに、③発振回路等から出力されるクロック信号のジッタが大きく軽減されていることが必要である。

[0008]

又、上述した網同期システムに用いられる伝送装置等の小型化、低コスト化にともない、それらに用いられているクロック整形器を始めとする部品の小型化・低コスト化も強く要望されている。

[0009]

ところで、基準となる2つのクロック信号を入力して、いずれかを選択したクロック信号に同期したクロック信号を生成するPLL回路に関する先行技術として、特許文献1及び特許文献2が開示されている。特許文献1は、入力断検出回路による基準クロック信号の切り換え時の応答特性を改善するというものである。又、特許文献2は、選択制御部による基準クロック信号の切り換えにおいて、2つの基準クロック信号の位相差に依存する出力クロックの位相偏移を改善するものである。

[0010]

【特許文献1】

特開平8-274633号公報(段落[0022] 第1図)

【特許文献2】

特開平9-307432号公報(段落「0019] 第1図)

[0011]

【発明が解決しようとする課題】

上記で説明したシステムやクロック整形器には次のような問題点(課題)が、 あった。

[0012]

受信クロック信号に異常が発生し受信クロック信号から予備クロック信号に 切り換えるときに、制御系の動作や選択部等を構成する切り換えスイッチ等の 機能ブロックにおける動作遅れ等によるタイムラグが発生し、この遅れ時間に より障害に対する同期補償が遅れるという課題があった。

[0013]

又、受信クロック信号や予備クロック信号に障害が発生した場合、従来のクロック整形器は、予備クロック信号の欠落をアラームとして出力するしかなく その障害等が普及するまで同期を補償する手段がないという課題があった。

[0014]

又、受信クロック信号や予備クロック信号がいずれもクロック整形器に入力 されないと、フリーラン状態で周波数精度の補償されないクロック信号を出力 してしまうという課題があった。

[0015]

さらに、従来のクロック整形器に用いるPLL回路構成において、ロックアップタイムに時間を要するため、入力されるクロック信号の欠落を検出しアラーム信号として外部へ送出するのに時間を要し、同期補償が遅れるという課題があった。

[0016]

又、従来のクロック整形器は、図9に示すように、電圧制御型水晶発振器VCO又は電圧制御型SAW発振器VCSOの出力をクロック整形器の出力とPLL回路の帰還ループ用出力とを併用させているものもある。

[0017]

しかしながら、それらの構成におけるクロック信号の受け渡しにおいて、数百MHz以上の高周波領域では、入出力インターフェース及び伝送路(この場合は、接続のための配線用線路)におけるインピーダンスマッチング等の整合性が容易でない。このため、相互に影響を及ぼしあって出力振幅のレベルが低下してしまうという課題や、差動出力の場合においては正及び負の出力間における出力振幅のアンバランスや位相差が発生し、ジッタの発生要因となるという課題があった。

[0018]

また、このような影響を回避するために、図10に示すように、電圧制御型水晶発振回路や電圧制御型SAW発振回路の出力部に個別に集積回路(以下、ICと呼ぶ)化された出力バッファ用ドライバIC(図中のバッファ14b)を挿入することが行われている。このような場合、その出力バッファ用ドライバICを追加することにより部品点数が増加し小型化、低コスト化が困難になるという課題があった。

[0019]

本発明は、上記のような課題を解決するためになされたもので、受信用クロック信号や予備クロック信号に障害が発生して同期が取れなくなった場合において、早期に同期補償が行えるクロック整形器を提供することを目的とする。 又、それらのクロック信号が供給されなくても、クロック整形器が保有する水晶発振回路により同期補償が行えるクロック整形器を提供することを目的とす る。又、電圧制御型発振回路の出力を帰還ループ出力として用いた場合に、クロック信号に直接影響を与えることがなく、又、差動出力の場合において正・負の出力間における出力振幅のアンバランスや位相差によるジッタが発生しないクロック整形器を得ることを目的とする。又、本発明は、出力バッファ用ドライバICを追加することなく部品点数を抑制し、小型化、低コスト化の図れるクロック整形器を得ることを目的とする。さらに、上記した目的に適合したクロック整形器を使用した電子機器、例えば、光トランシーバ用モジュールに用いて同期システムの同期補償が早期に達成できる電子機器を提供することを目的とする。

[0020]

【課題を解決するための手段】

本発明のクロック整形器は、マスタ局又は準マスタ局からの基準クロック信 号に同期したクロック供給装置から供給される予備クロック信号と伝送路から 受信したデータを入力し、前記受信データからタイミング抽出を行って受信ク ロック信号を生成する伝送装置に設けられて、網同期補償を行うクロック整形 器であって、前記受信クロック信号と前記予備クロック信号とを入力し、外部 から入力された第1の選択信号によりいずれかのクロック信号を選択するとと もに、前記受信クロック信号が選択されたとき前記選択された受信クロック信 号の欠損を監視し、前記欠損を検出したとき前記予備クロック信号に切り換え る第1クロック信号選択部と、所定の周波数で発振する水晶発振回路と、前記 第1クロック信号選択部からのクロック信号と前記水晶発振回路からのクロッ ク信号とを入力し、外部から入力された第2の選択信号によりいずれかのクロ ック信号を選択するとともに、前記予備クロック信号が選択されたとき前記選 択された予備クロック信号の欠損を監視し、前記欠損を検出したとき前記水晶 発振回路からのクロック信号に切り換える第2クロック信号選択部と、供給さ れる制御電圧に応じて周波数が変化し、帰還ループ用出力信号を生成し出力す る電圧制御型発振回路と、前記電圧制御型発振回路からの前記帰還ループ用出 力信号と第2クロック信号選択部から出力されたクロック信号との比較結果に 基づく位相差信号を生成する位相比較部と、前記位相差信号を平滑化し前記制 御電圧として出力するループフィルタとを備えることを特徴とする。

[0021]

上記構成によれば、受信クロック信号に一定時間、欠落が発生すると予備クロック信号に基づいてシステムの同期確保を補償することができる。さらに、予備クロック信号にも上記と同様の欠落が発生した場合、クロック整形器が保有する、周波数精度が補償された水晶発振回路に基づいたクロック信号によりシステムの同期確保を補償できるという効果がある。

[0022]

本発明のクロック整形器は、前記電圧制御型発振回路において、前記制御電圧により入力信号の位相を所定量ずらした出力信号として出力する電圧制御移相回路と、所定の共振周波数で共振するSAW共振子と、前記所定の共振周波数の共振信号を増幅して出力する発振用差動増幅器と、前記発振用差動増幅器からの出力信号を入力する帰還バッファ用差動増幅器とを備え、少なくとも、前記電圧制御移相回路と、前記SAW共振子と、前記発振用差動増幅器及び前記帰還バッファ用差動増幅器とにより正帰還発振ループを構成し、前記帰還バッファ用差動増幅器とにより正帰還発振ループを構成し、前記帰還バッファ用差動増幅器が備える反転出力端子及び非反転出力端子のうちいずれか一方が前記帰還ループ用出力信号を出力し、他方は、前記正帰還発振ループ用出力信号を出力することを特徴とする。

[0023]

上記構成によれば、電圧制御型発振回路の出力と帰還ループ用出力とによる相互の影響を回避して出力振幅のレベルが低下することがなく、又、差動増幅器の場合の出力端子間における出力振幅のアンバランスや位相差をなくすことができる。この結果、レベルの低下やアンバランス等に起因するジッタの発生を防止することができるという効果がある。又、それらの影響を回避するための、電圧制御型発振回路の出力部に個別部品による出力バッファ用ドライバICを挿入する必要がなくなり、部品点数の増加を抑制することができるので、小型化、低価格化が図れるという効果がある。

[0024]

本発明のクロック整形器は、前記電圧制御型発振回路において、前記制御電圧により入力信号の位相を所定量ずらした出力信号として出力する電圧制御移相回路と、所定の共振周波数で共振するSAW共振子と、前記所定の共振周波

数の共振信号を増幅して出力する発振用増幅器と、前記発振用増幅器からの出力信号を入力する帰還バッファ用増幅器とを備え、少なくとも、前記電圧制御移相回路と、前記SAW共振子と、前記発振用増幅器と、前記帰還バッファ用増幅器とにより正帰還発振ループを構成し、さらに、複数の出力用増幅器を備え、前記発振用増幅器からの出力信号を前記複数の出力用増幅器を介して分岐し、いずれかの出力信号を前記帰還ループ用出力信号とすることを特徴とする。

[0025]

上記構成によれば、外付け用の出力バッファ用ドライバICのような余分な 部品を追加する必要がなくなるので、部品点数の増加が抑制され、小型化、低 価格化が図れるという効果がある。

[0026]

本発明のクロック整形器は、前記第1クロック信号選択部において、前記受信クロック信号と前記予備クロック信号とを入力し、前記第1の選択信号に基づいていずれかのクロック信号を選択し出力する第1選択部と、前記第1選択部で前記受信クロック信号が選択されているとき、前記受信クロック信号の欠損を検出し、第1の切り換え信号として前記第1選択部に出力する受信クロック信号欠損検出部とを備え、前記第1の切り換え信号に基づいて、前記第1の選択信号に優先し前記予備クロック信号に切り換えることを特徴とする。

[0027]

上記構成によれば、第1の選択信号に優先した第1の切り換え信号の(強制的)切り換えにより、他の装置や機能ブロックで欠落等の異常検出の遅れや切り換え動作の遅れが発生しても早期の同期確保を補償できるという効果がある。

[0028]

本発明のクロック整形器は、前記第2クロック信号選択部において、前記第1クロック信号選択部から出力されたクロック信号と前記水晶発振回路から出力されたクロック信号とを入力し、前記第2の選択信号に基づいていずれかのクロック信号を選択し出力する第2選択部と、前記第2選択部で前記予備クロック信号が選択されているとき、前記予備クロック信号の欠損を検出し、第2の切り換え信号として前記第2選択部に出力する予備クロック信号欠損検出部

とを備え、前記第2の切り換え信号に基づいて、前記第2の選択信号に優先し前記水晶発振回路からのクロック信号に切り換えることを特徴とする。

[0029]

上記構成によれば、第2の選択信号に優先(強制的)した第2の切り換え信号に基づく切り換えにより、他の装置や機能ブロックで欠落等の異常検出の遅れや切り換え動作の遅れが発生しても、早期の同期確保を補償できるという効果がある。

[0030]

本発明のクロック整形器は、前記位相比較部において、第2クロック信号選択手段から選択されたクロック信号を分周する第1の分周手段と、前記帰還ループ用出力信号を分周する第2の分周手段とを備えることを特徴とする。

[0031]

上記構成によれば、位相比較を行うときに入力されるクロック信号を低周波数で比較することができるので、低速のICとして安価に、かつ高精度の位相比較部を製造できるという効果がある。

[0032]

本発明のクロック整形器は、前記発振用差動増幅器及び前記帰還バッファ用 差動増幅器はECLラインレシーバを用いた差動増幅回路であることを特徴と する。

[0033]

上記構成によれば、集積回路化が容易となるので、その電圧制御型発振回路の小型化、低消費電力化を図ることができ、かつ高速で動作させることができるという効果がある。

[0034]

本発明の電子機器は、上記のいずれかに記載のクロック整形器を備えたこと を特徴とする。

[0035]

上記構成によれば、外部の選択信号に優先した強制的な切り換えにより、外部装置や他の機能ブロックで欠落等の異常検出の遅れや切り換え動作の遅れが発生しても、早期の同期確保を補償することができる。又、クロック整形器が

保有する水晶発振回路からのクロック信号に基づいた同期確保が補償できる電子機器、例えば、光トランシーバ用モジュールが得られるという効果がある。

[0036]

【発明の実施の形態】

以下、本発明の実施形態について、図面に基づいて説明する。

[0037]

(1) 第1の実施形態

(1-1) 第1の実施形態の構成

<クロック整形器1Aの構成>

図1は、本発明の第1の実施形態に係るクロック整形器1Aの構成を示すブロック図である。

[0038]

図1において、クロック整形器1Aは、外部から受信クロック信号と予備クロック信号のいずれかを選択し、受信クロック信号が選択されたときこの受信クロック信号の欠損を監視する第1クロック信号選択部2と、第1クロック信号の欠損を監視する第1クロック信号と水晶発振回路4からのクロック信号のいずれかを選択し、予備クロック信号が選択されたときこの予備クロック信号の欠損を監視する第2クロック信号選択部3と、第2クロック信号選択部3からのクロック信号と帰還ループ用出力信号とを比較し、比較結果に基づいた位相差信号を生成する位相比較部5と、位相差信号を平滑化し制御電圧Vcとして出力するループフィルタ6と、この制御電圧Vcに応じて出力信号の周波数が変化する電圧制御型発振回路7とから構成される。

[0039]

尚、電圧制御型発振回路7として、ATカット型水晶振動子を用いた電圧制御型水晶発振回路又はSAW共振子を用いた電圧制御型SAW発振回路のいずれでもよい。本発明の実施形態においては、SAW共振子を用いた電圧制御型SAW発振回路の場合について説明する。

[0040]

本発明の第1の実施形態におけるクロック整形器の第1の特徴点は、従来の位相比較部の前段に2つの第1クロック信号選択部2と第2クロック信号選択

部3を設けている点にある。受信クロック信号に欠損が発生した場合、第1クロック信号選択部2で、これを検出し受信クロック信号から予備クロック信号に切り換える。又、さらに、予備クロック信号に欠損が発生した場合、第2クロック信号選択部3で、これを検出しクロック整形器1Aが保有する水晶発振回路4からのクロック信号に切り換えて、障害が普及するまでの同期補償を行うというものである。図2において詳述するが、障害発生時にそれぞれのクロック信号選択部で受信クロック信号や予備クロック信号のそれぞれに欠損が検出された場合には、外部からの選択信号に優先(強制)して予備クロック信号や水晶発振回路4からのクロック信号に切り換えるというものである。ここで、クロック信号の欠損とは、一定時間、クロック信号が欠落した状態を意味するものとする。即ち、例えば、瞬断時のように短時間の欠落状態を、又、伝送装置や回線において発生した障害によりクロック信号が生成されず、欠落した状態が比較的長い時間継続する状態をいう。

[0041]

第1の実施形態におけるクロック整形器1Aの第2の特徴点は、クロック整形器1Aの帰還ループ<u>用</u>出力として、図3で詳述する電圧制御型SAW発振回路7Aの帰還バッファ用差動増幅器からの出力を用いている点にある。即ち、図1において、電圧制御型SAW発振回路7の帰還ループ出力端子LPOを用いる点にある。

[0042]

図2は、上記で説明したクロック整形器1Aの各機能ブロックの構成をさらに詳細に示したブロック図である。又、図3は、電圧制御型SAW発振回路7Aの構成を示すブロック図である。

[0043]

図2において、第1クロック信号選択部2は、外部から受信クロック信号SRと予備クロック信号SBとを入力して、外部からの第1の選択信号によりいずれかを選択する第1選択部21と、受信クロック信号SRが選択されたとき受信クロック信号S1が欠損しているかどうかを検出する受信クロック信号欠損検出部22とから構成される。

[0044]

ここで、受信クロック信号は、伝送路から受信したデータによりタイミング 抽出したクロック信号であり、予備クロック信号は、マスタ局(主局)又は準マスタ局(準主局)の基準クロック信号に同期した、外部の図示しないクロック供給装置から供給されるクロック信号であるとする。

[0045]

受信クロック信号欠損検出部22は、選択された受信クロック信号S1を監視しこれの欠損が検出されると、第1の切り換え信号CNT1を第1選択部21に送出する。そして、第1選択部21では、第1の切り換え信号CNT1により、外部の第1の選択信号CNT1に優先して、入力されている予備クロック信号SBに強制的に切り換えられる。尚、予備クロック信号S1に切り換えられた場合は、この受信クロック信号欠損検出部22は、予備クロック信号の監視は行わない。

[0046]

第2クロック信号選択部3は、第1クロック信号選択部2で選択されたクロック信号S1と水晶発振回路4からのクロック信号S2とを入力して、外部からの第2の選択信号CNT2によりいずれかを選択する第2選択部31と、選択された予備クロック信号S3が欠損しているかどうかを検出する予備クロック信号欠損検出部32とから構成される。

[0047]

予備クロック信号欠損検出部32は、第1選択部21及び第2選択部31で選択された予備クロック信号S3を監視し、予備クロック信号S3の欠損が検出されると、第2の切り換え信号CNT2を第2選択部21に送出する。そして、第2選択部31では、第2の切り換え信号CNT2により、外部の第2の選択信号CNT2に優先して、水晶発振回路4からのクロック信号S2に強制的に切り換えられる。尚、通常の受信クロック信号SRや水晶発振回路4からのクロック信号S2に切り換えられた場合には、この予備クロック信号欠損検出部32は、それぞれのクロック信号の監視は行わない。

[0048]

水晶発振回路4は、前述した受信クロック信号SRや予備クロック信号SB のいずれにも欠落が発生した状態が継続している状況において、一時的な同期 確保の為のクロック信号として用いられる。尚、水晶発振回路4はATカット型水晶振動子を用いた発振回路、又は、SAW共振子を用いた発振回路のいずれであってもよい。

[0049]

尚、受信クロック信号欠損検出部22又は予備クロック信号欠損検出部32 による強制的な切り換えは、何らかの原因によりシステム側で欠落等の異常検 出やそれを補償するための動作に時間的な遅れが発生した場合に、同期確保の 遅れを補償する点で有効である。

[0050]

位相比較部 5 は、2 つの入力側にそれぞれ設けられた入力分周回路(分周比 1/M:第1の分周手段)51及び帰還分周回路(分周比 1/N:第2の分周 手段)53と位相比較回路52とから構成される。分周回路は、入力される高周波のクロック信号の低周波化を図るために用いられる。第2選択部31から出力されるクロック信号S3と電圧制御型SAW発振回路7からの帰還ループ用出力信号S5とを、入力分周回路51及び帰還分周回路53において分周する。そして、それぞれのクロック信号の位相を比較し、位相差に応じた電圧レベルの信号をループフィルタ6に出力する。

[0051]

位相比較回路52に入力分周回路51及び帰還分周回路53を含めた位相比較部5は低周波回路で簡易に構成できるので、容易にIC化することが可能である。

[0052]

ループフィルタ6は、位相比較回路52から出力された位相差に応じた電圧 レベルの信号を平滑化し、制御電圧Vcとして電圧制御型SAW発振回路7に 出力する。

[0053]

電圧制御型SAW発振回路7は、図3で後述するSAW共振子Xを発振させる電圧制御型発振回路であり、制御電圧Vcの電圧レベルに比例して周波数が、例えば、数十MHz~数百MHzの範囲で変化するクロック信号を出力する。

[0054]

<電圧制御型SAW発振回路7Aの構成>

次に、図3に基づいて、電圧制御型SAW発振回路7Aの構成について説明する。

[0055]

図3において、電圧制御型SAW発振回路7Aは、少なくとも、発振用差動増幅器71,出力用差動増幅器72,帰還バッファ用差動増幅器73の3個の差動増幅器をIC化したIC1と、正帰還発振ループ内における移相量を調整する電圧制御移相回路74と、所定の共振周波数を有するSAW共振子Xとインピーダンス回路(ZD)75とから構成される。そして、少なくとも、発振用差動増幅器71、帰還バッファ用差動増幅器73、電圧制御移相回路74、SAW共振子Xとにより正帰還発振ループが形成される。

[0056]

尚、発振用差動増幅器 7 1、出力用差動増幅器 7 2、帰還バッファ用差動増幅器 7 3 は、それぞれECLラインレシーバ(エミッタ結合論理)用いた差動増幅回路である。図 4 は、このECLラインレシーバの具体的な構成を示す回路図である。このECLラインレシーバは、非反転及び反転の差動入力及び差動出力を有する差動増幅回路である。そして、低消費電力、かつ、電圧制御型SAW発振回路のような高速で動作する必要がある回路に、又、得られた出力信号をこのECL差動増幅回路で用いられる電気レベルの変換に用いることができる。

[0057]

SAW(Surface Acoustic Wave)共振子は、高周波で発振するデバイスとして注目されている。このSAW共振子は、弾性体の表面付近にエネルギーが集中して伝播する性質を利用した共振子である。そして、圧電基板上に、すだれ状の励振電極を配置し、この励振電極で励振された表面波を反射させて定在波を発生させ、共振子として機能させるものである。SAW共振子は、その共振周波数が数100MHz~数GHzであり、高周波発振回路に用いられる。又、SAW共振子は、主振動以外に不要な振動が存在しないため、ジッタの発生要因とはならないという特徴を備える。

[0058]

発振用差動増幅器71の非反転入力端子D1には、共振信号を生成し、出力するSAW共振子Xの正帰還発振ループ後段側の端子が接続されている。

[0059]

また、発振用差動増幅器 7 1 の非反転入力端子D 1 と反転入力端子D 2 との間には、それぞれの入力端子間に所定の電位差を発生させるためのインピーダンス回路(ZD) 7 5 が接続されている。さらに発振用差動増幅器 7 1 の反転入力端子D 2 には I C 1 から出力されたバイアス電圧 V B B が印加される。S A W 共振子 X からの共振信号を発振用差動増幅器 7 1 の反転入力端子D 2 に入力し、バイアス電圧 V B B は非反転入力端子D 1 に入力する構成としてもよい。

[0060]

発振用差動増幅器 7 1 の非反転出力端子Q+には、帰還バッファ用差動増幅器 7 3 の非反転入力端子が接続され、発振用差動増幅器 7 1 の反転出力端子Qーには、帰還バッファ用差動増幅器 7 3 の反転入力端子が接続される。そして、帰還バッファ用差動増幅器 7 3 の非反転出力端子Q 1 から出力される信号は、出力端子LPOを介して、図1に示す位相比較部5への帰還ループ用出力信号として用いられる。又、非反転出力端子Q2から出力される信号は、正帰還発振ループ用出力信号として電圧制御移相回路 7 4 に入力される。尚、非反転出力端子Q1の出力は、正帰還発振ループ用出力信号として、非反転出力端子Q2の出力は、外部の位相比較部5への帰還ループ出力用出力信号としてもよい。

[0061]

電圧制御移相回路 7 4 では、電圧制御端子 V t を介して図 1 に示すループフィルタ 6 から出力された制御電圧 V c が入力され、正帰還発振ループにおける移相量が制御される。

[0062]

発振用差動増幅器 7 1 の非反転出力端子Q+および反転出力端子Q-の後段には、出力用差動増幅回路 7 2 が接続され、発振波形は波形整形されてクロック信号として出力端子QUT+、QUT-を介して出力される。

[0063]

以上、説明した電圧制御型SAW発振回路7Aにおいて、SAW共振子X等を除きIC1と表示された3つの差動増幅器71,72,73は、汎用の集積

回路として製品化され容易に入手でき、発振回路を集積化するための設計工数 を省略することができる。

[0064]

又、帰還バッファ用差動増幅器の出力を利用した電圧制御型SAW発振回路を用いてクロック整形器1Aとして実現するような場合、電圧制御型SAW発振回路の外部出力と帰還ループ用の出力間における相互干渉がなくなる。併せて、電圧制御型SAW発振回路の出力に出力バッファ用ドライバICを外部接続することなく負荷回路を直接接続でき、クロック整形器1Aの出力として使用できる。

[0065]

(1-2) 第1の実施形態の動作

次に、図2及び図3に基づいて、本発明における第1の実施形態の動作について説明する。

[0066]

<正常動作>

まず、外部から入力される受信クロック信号SRが正常の場合について説明する。

図2において、入力端子FINに受信クロック信号SRが、入力端子FBKに予備クロック信号SBがそれぞれ入力され、制御端子SEL1から入力された第1の選択信号CNT1により受信クロック信号SRが第1選択部21で選択される。この選択された受信クロック信号S1は、水晶発振回路4からのクロック信号S2とともに第2選択部31に入力され、制御端子SEL2から入力された第2の選択信号CNT2により、さらに、受信クロック信号S1が選択される。この選択された受信クロック信号S3と電圧制御型SAW発振回路7の出力端子LPoからの帰還ループ用のクロック信号S5とが位相比較部5に入力され、それぞれの入力分周回路51及び帰還分周回路53で分周される。そして、分周されたそれぞれの低周波クロック信号に基づいて位相比較回路52で位相比較される。この比較結果は位相差信号S4として出力され、ループフィルタ6でこの位相差信号S4を平滑化し、制御電圧Vcとして電圧制御型SAW発振回路7に出力される。

[0067]

図3に示す電圧制御移相回路74において、電圧制御端子Vtから入力された制御電圧Vcに基づいて、帰還バッファ用差動増幅器73の反転出力端子Q2から出力されたクロック信号の位相が適切な位相に調整される。そして、帰還バッファ用差動増幅器73の非反転出力端子Q1からのクロック信号が、帰還ループ出力端子LPoを介して、クロック整形器1Aの帰還ループ用出力信号S5として出力され、図2に示す位相比較部5に入力される。

[0068]

<異常動作>

次に、外部から入力される受信クロック信号SRや予備クロック信号SBに 欠落等の異常が発生した場合の動作について、説明する。尚、ここでは、他の システムや伝送装置等の異常検出の遅れや切り換え動作の遅れのため、クロッ ク整形器がその異常をいち早く検出するという想定で、動作を説明する。

[0069]

伝送路上において回線障害が発生したため正常にデータの送信が行われず、受信データから正常にタイミング抽出が行われない状態、例えば、一定時間、受信クロック信号SRに欠落が生じたとする。このような場合、図2に示す第1選択部21で選択された受信クロック信号S1にも欠落が発生しており、この欠落は受信クロック信号欠損検出部22で検出される。そして、受信クロック信号欠損検出部22で検出される。そして、受信クロック信号欠損検出部22で検出される。

第1選択部21では、この第1の切り換え信号CNT1により強制的に予備クロック信号SBに切り換えられ、この予備クロック信号SBに基づいて同期が補償されることになる。

[0070]

さらに、例えば、スレーブ局に設置されている図示しないクロック供給装置等で欠落等の異常が発生し、一定時間、この予備クロック信号SBにも欠損が生じたとする。この場合、第1選択部21で選択された予備クロック信号S1の欠落は予備クロック信号欠損検出部32で検出され、この検出部32では第2の切り換え信号CNT2を生成し第2選択部31に出力する。第2選択部3

1では、第2の切り換え信号CNT2により強制的に水晶発振回路4からのクロック信号S2に切り換えられ、このクロック信号S2に基づいて同期が補償されることになる。

[0071]

尚、予備クロック信号や水晶発振回路4からのクロック信号に切り換えられ た以降の動作については正常時と同様の動作が行われるので、その詳細な説明 は省略する。

[0072]

(1-3) 第1の実施形態より得られる効果

以上説明したように、本発明に係る第1の実施形態によれば、以下のような 効果を得ることができる。

[0073]

外部からの受信クロック信号と予備クロック信号のいずれかを選択する第1 クロック信号選択部と、これから出力されたクロック信号と水晶発振回路から のいずれかのクロック信号を選択する第2クロック信号選択部とを備えている。 このため、受信クロック信号に欠落等の異常が発生すると予備クロック信号に 基づいてシステムの同期を確保できる。さらに、予備クロック信号にも欠落等 の異常が発生した場合、クロック整形器が保有する水晶発振回路に基づいたクロック信号によりシステムの同期を確保できるという効果が得られる。

[0074]

又、第1及び第2クロック信号選択部において、選択されたクロック信号自身に欠損が生じていると受信クロック信号欠損検出部又は予備クロック信号欠損検出部でそれぞれの欠損を検出し、強制的にクロック信号を切り換えることができる。外部からの選択信号に優先するこの強制的な切り換えにより、他の装置や機能ブロックで検出の遅れ・切り換え動作遅延が発生しても早期に同期を確保できるという効果が得られる。

[0075]

又、電圧制御型SAW発振回路内の帰還バッファ用差動増幅器の非反転出力端子及び反転出力端子のいずれかの出力端子からの出力を帰還ループ用出力とした構成を採用している。この構成により、相互に影響を及ぼしあって出力振

幅のレベルが低下することがなく、又、差動増幅器の場合の非反転及び反転の 出力端子間における出力振幅のアンバランスや位相差という悪影響を回避し、 これらによるジッタの発生をなくすことができるという効果が得られる。

[0076]

又、これらの影響を回避するための、電圧制御型SAW発振回路の出力部に個別部品による出力バッファ用ドライバICを挿入する必要がなくなり、部品点数を削減することができるので、小型化、低価格化が図られるという効果が得られる。

[0077]

又、位相比較部は、入力されるクロック信号の周波数に応じた分周比を有する2つの分周回路を備え、位相比較回路において低周波数で比較することができるので、低速のICとして安価に、かつ高精度の位相比較部を製造できるという効果が得られる。

[0078]

(2) 第2の実施形態

(2-1) 第2の実施形態の構成

図5は、第2の実施形態に係るクロック整形器1Bの構成を示すブロック図である。第1の実施形態に係るクロック整形器1Aと異なる点は、電圧制御型SAW発振回路7Bにあり、差動増幅器に代えて入力・出力端子がそれぞれ1つの増幅器を用いて構成した点にある。従って、ここでは、電圧制御型SAW発振回路7Bの構成について説明する。

[0079]

図5において、電圧制御型SAW発振回路7Bは、少なくとも、SAW共振子Xと、発振用増幅器77、帰還バッファ用増幅器78、そして、n個からなる複数の出力用増幅器79-1,79-2~79-nとをIC化したIC2と、電圧制御移相回路44とから構成される。そして、少なくとも、発振用増幅器77、帰還バッファ用増幅器78、電圧制御移相回路44とSAW共振子Xとにより正帰還発振ループが形成される。発振用増幅器77からの出力信号を複数の出力用増幅器79-1,79-2~79-nを介して分岐し、クロック整

形器 1 B の出力信号とする。この場合、例えば、出力用増幅器 7 9 - n からの 出力を帰還ループ用出力信号として使用できる。

[0080]

(2-2) 第2の実施形態の動作

次に、図5に基づいて、本発明における第2の実施形態の動作について説明 する。

受信クロック信号SRや予備クロック信号SBが入力されて、ループフィルタ2から制御電圧Vcが出力されるまでの動作は第1の実施形態と同じであるので、ここではその詳細な説明は省略し、異なる点のみ説明する。

[0081]

図5において、制御電圧Vcを入力する電圧制御移相回路74に基づいて周波数制御されるSAW共振子Xで発生した共振信号は、IC2の入力端子Dを介して発振用増幅器77に入力される。この発振用増幅器77の出力は、複数の出力用増幅器79-1, $79-2\sim79-n$ を介して、出力端子 $OUT1\sim n$ からクロック整形器1Bの出力信号として出力される。そして、出力端子OUTn(LP0)から帰還ループ用出力信号S5が、位相比較部5に出力される。

[0082]

クロック整形器 1 B において、以上説明したような動作が繰り返して行われる。

[0083]

(2-3) 第2の実施形態より得られる効果

以上説明したように、第2の実施形態によれば、上述した第1の実施形態と 同様の効果が得られるとともに、以下のような効果が得られる。

[0084]

従来においては、クロック信号の出力と帰還ループ用出力とを兼用させて、相互の影響を回避するためにICの外付け用として出力バッファ用ドライバICを必要とする。第2の実施形態における構成によれば、発振用増幅器の出力信号をIC内部に設けた複数の出力用増幅器を介して分岐し、これら出力用増幅器の1つの出力を帰還ループ用出力信号とすることができる。この結果、外

付け用の出力バッファ用ドライバICのような余分な部品を追加することがなくなり、部品点数の増加が抑制され、小型化、低価格化が図れるという効果が得られる。

[0085]

又、出力バッファ用ドライバICを用いると、出力用増幅器とこの出力バッファ用ドライバIC間で接続のための配線により、それぞれの出力信号間に位相差が生じてしまう。しかしながら、第2の実施形態のように、発振用増幅器の出力信号をIC内部に設けた出力用増幅器を介して構成すれば、出力信号間の位相差が生ずることがないという効果が得られる。

[0086]

(3) 第3の実施形態

次に、本発明の第3の実施形態について説明する。

図6は、以上説明した第1の実施形態に係るクロック整形器を用いた、光ネットワーク向けの光トランシーバ用モジュールの概略構成を示す図である。

[0087]

この光トランシーバ用モジュール100は、例えば、サーバ用コンピュータと光ネットワークとの間で、光/電気変換及び電気/光変換と多重化及び多重分離のためのインターフェース機能を実現するものである。

[0088]

図6に示すように、クロック整形器103はタイミング抽出部106でタイミング抽出されたジッタの多い低周波クロック信号(RCK)と、図示しない外部のクロック供給装置等から送出された予備クロック信号(TxRCK)とを入力する。正常時にはこのジッタの多いクロック信号(RCK)は、本発明に係るクロック整形器103内において第1及び第2の選択信号CNT1,2に基づいて選択され、ジッタが低減された高周波のクロック信号(SCK)に整形される。

そして、このクロック信号(SCK)は、多重化部101において、N個の送信データ(TxDATA)を1つの送信データとして多重化するためのクロック信号として用いられる。

[0.089]

ここで、図6を参照して、光トランシーバ用モジュール100における動作 について説明する。

タイミング抽出部106は、光/電気変換部105で、受信した光信号から変換された電気信号のデータから高周波数のクロック信号を抽出する。本発明に係るクロック整形器100内で第1及び第2の選択信号CNT1, 2により受信クロック信号(RCK)を選択する正常時においては、ジッタを多く含む受信クロック信号(RCK)が、クロック整形器103でジッタの少ない高周波数のクロック信号(SCK)に変換され、多重化部101へ送出される。これにより、電気/光変換部102では多重化された送信データが光信号(OPOUT)に変換し光伝送路へ送出される。

[0090]

何らかの原因による受信データの異常により、抽出された受信クロック信号 (RCK)に欠落が生じると、第1の選択信号CNT1によりクロック整形器 103内で、外部からの予備クロック信号(TxRCK)に切り換えられ、高周波数のクロック信号(SCK)に変換する。そして、クロック整形器103は、高周波数のクロック信号(SCK)を多重化部101へ送出し、上記と同様の送信処理が行われる。又、予備クロック信号(TxRCK)に欠損が認められた場合にも、外部からの第2の選択信号CNT2によりクロック整形器103内の水晶発振回路によるクロック信号に基づいて、高周波数のクロック信号(SCK)に変換され、多重化部61へ送出される。

[0091]

特に、システム側の、受信クロック信号や予備クロック信号に生じた欠落等の異常検出の遅れや切り換え動作の遅れが発生し、この遅れからクロック整形器103においてそれらの異常を検出した場合に、効果的に、予備クロック信号もしくは前記した水晶発振回路によるクロック信号に強制的に切り換える。

[0092]

つまり、本発明に係るクロック整形器 103を光トランシーバ用モジュール 100に用いれば、選択されたクロック信号に欠損が生じるとクロック整形器 103でクロック信号の欠落を検出し、予備クロック信号又は保有する水晶発 振回路からのクロック信号に強制的に切り換えることができる。特に、外部装

置や他の機能ブロックで欠落等の異常検出の遅れや切り換え動作の遅れが発生 した場合に、その優先的な切り換えにより早期の同期確保を補償することがで きるという効果が得られる。

[0093]

又、ジッタを多く含んだ受信クロック信号を入力した場合、本発明に係るクロック整形器103により、非常にジッタの少ない高周波数のクロック信号に変換して多重化部61〜供給することができる。これにより、多重化部101において多重化する送信データ(TxDATA×N)とクロック信号との間におけるタイミングマージンが確保されるので、多重化部101の送信データの誤動作を防止することができるという効果が得られる。

[0094]

ここで、第3の実施形態を説明するの当たり、第1の実施形態のクロック整形器1Aを実施例として説明したが、第2の実施形態のクロック整形器1Bであっても同様の効果を奏する。

[0095]

(4) 実施形態の変形例

本発明は、上述した実施形態に限定されず種々の態様にて実施することができる。例えば、以下のような変形実施が可能である。

[0096]

クロック整形器を光ネットワーク向けの光トランシーバ用モジュールに用いた場合について説明したが、高周波で動作する携帯電話等無線通信器を始めとする各種電子機器に適用してもよい。

[0097]

又、クロック源として、SAW共振子、いわゆる弾性表面波素子を用いて、 クロック整形器を説明したが、それに代えてATカット型水晶振動子を用いた 構成としてもよい。

[0098]

さらに、水晶振動子、セラミック振動子やSAW共振子等の圧電共振子を構成する圧電材料について、水晶の他、他の圧電材料としてランガサイトやLB

O(Lithium Tetraborate:四ほう酸リチウム)等を用いた構成としてもよい。

【図面の簡単な説明】

- 【図1】 第1の実施形態に係るクロック整形器の構成を示すブロック図である。
- 【図2】 第1の実施形態に係るクロック整形器の各機能ブロックの構成をさらに詳細に示したブロック図である。
- 【図3】 電圧制御型SAW発振回路の構成を詳細に示すブロック図である。
 - 【図4】 ECLラインレシーバの具体的な構成を示す回路図である。
- 【図5】 第2の実施形態に係るクロック整形器の構成を示すブロック図である。
- 【図6】 本発明に係るクロック整形器を用いた、光ネットワーク向けの 光トランシーバ用モジュールの概略構成を示すブロック図である。
- 【図7】 デジタルネットワークにおける網同期の1つである従属同期方式を説明するためのその概要構成を示す図である。
- 【図8】 網同期を構成する伝送装置等に使用される従来のクロック整形器の一例の構成を示すブロック図である。
- 【図9】 網同期を構成する伝送装置等に使用される従来のクロック整形器における他の例の構成を示すブロック図である。
- 【図10】 網同期を構成する伝送装置等に使用される従来のクロック整 形器における他の例の構成を示すブロック図である。

【符号の説明】

- 1 A, 1 B · · · クロック整形器
- 2…第1クロック信号選択部
- 3…第2クロック信号選択部
- 4 · · · 水晶発振回路
- 5 · · · 位相比較部
- 6・・・ループフィルタ
- 7, 7A, 7B…電圧制御型SAW発振回路

- X···SAW共振子
- 21…第1選択部
- 22・・・受信クロック信号欠損検出部
- 3 1 · · · 第 2 選択部
- 3 2・・・予備クロック信号欠損検出部
- 5 1···入力分周回路(1/M)
- 5 2 · · · 位相比較回路
- 53···帰還分周回路(1/N)
- 7 1 · · · 発振用差動増幅器
- 7 2 · · · 出力用差動增幅器
- 73…帰還バッファ用差動増幅器
- 7 4 · · · 電圧制御移相回路
- 75・・・インピーダンス回路
- 77…発振用増幅器
- 78・・・帰還バッファ用増幅器
- 79-1~79-n·・・出力用増幅器
- 100・・・光トランシーバ用モジュール
- 101…多重化部 (MUX)
- 102···電気/光変換部(TxE-O)
- 103・・・クロック整形器
- 104···多重分離化部(DeMUX)
- 105···光/電気変換部(RxO-E)
- 106・・・タイミング抽出部

【書類名】 要約書

【要約】

【課題】 障害発生時に早期に同期回復を図り、又、受信用クロック信号や予備クロック信号がなくても、一定の同期がとることのできるクロック整形器を提供することを目的とする。

【解決手段】 本発明のクロック整形器は、受信クロック信号と予備クロック信号とを外部から入力し、いずれかのクロック信号を選択する第1クロック信

号選択部と、所定の周波数で発振する水晶発振回路と、第1クロック信号選択部からのクロック信号と水晶発振回路からのクロック信号とを入力し、いずれかのクロック信号を選択する第2クロック信号選択部と、供給される制御電圧に応じて周波数が変化し、帰還ループ用出力信号を生成し出力する電圧制御型発振回路と、電圧制御型発振回路からの帰還ループ用出力信号と第2クロック信号選択部からのクロック信号との比較結果に基づく位相差信号を生成する位相比較部と、位相差信号を平滑化し制御電圧として出力するループフィルタとを備える。

【選択図】 図1